共 10 条
- [8] 基于FPGA/SOPC的预测控制器研究[D]. 刘明星.吉林大学. 2009
- [9] 基于FPGA的矩阵运算实现[D]. 林皓.南京理工大学. 2007
- [10] Verilog数字系统设计教程[M]. 北京航空航天大学出版社 , 夏宇闻编著, 2003
基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计
被引：32
作者：
许芳
[1
,2
]
席毅
[2
]
陈虹
[1
,2
]
靳伟伟
[2
]
机构：
[1] 吉林大学汽车动态模拟实验室
[2] 吉林大学控制科学与工程系
来源：
基金：
国家杰出青年科学基金;
关键词：
FPGA/Nios-Ⅱ;
矩阵运算;
硬件加速器;
并行计算;
实时测试验;
D O I：
暂无
中图分类号：
TP332.2 [运算器];
学科分类号：
摘要：
针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器。最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试。测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能。
引用
收藏
页码：377 / 383
页数：7
相关论文