一款雷达芯片的基于扫描路径法可测性设计

被引：1

作者：

徐小良

何春

贾宇明

刘辉华

机构：

[1] 电子科技大学电子科学技术研究院

来源：

现代电子技术 | 2009年 / 32卷 / 09期

关键词：

可测性设计; 扫描链; 扫描寄存器; 故障覆盖率;

D O I：

10.16652/j.issn.1004-373x.2009.09.018

中图分类号：

TN952 [雷达电子电路装置];

学科分类号：

080904 ; 0810 ; 081001 ; 081002 ; 081105 ; 0825 ;

摘要：

针对一款雷达芯片电路采用基于扫描路径法的可测性设计,在设计过程中采用时钟复用技术I、P隔离技术,以及针对具体的时钟产生电路采用了其他特殊处理技术;通过采用多种恰当有效的可测性设计策略后,大大提高了该芯片电路可测性设计的故障覆盖率,最终其测试覆盖率可达到97%,完全满足设计指标的要求。

引用

页码：30 / 32

页数：3

共 9 条

[1] 数字电路测试中的关键技术研究 [J].

郭希维 ;

苏群星 ;

谷宏强 .

科学技术与工程, 2006, (18) :2903-2905+2985

[2] 大规模集成电路可测性设计及其应用策略 [J].

刘峰 .

电子工艺技术, 2005, (05) :254-258+263

[3] 减少数字集成电路测试时间的扫描链配置 [J].

谢永乐 ;

王玉文 ;

陈光 .

仪器仪表学报, 2005, (05) :449-452+496

[4] 基于边界扫描的板级动态扫描链路设计策略 [J].

刘明云 ;

李桂祥 ;

张贤志 .

现代雷达, 2005, (01) :66-70

[5] VLSI可测性设计研究 [J].

杜俊 ;

赵元富 .

微电子学与计算机, 2004, (10) :189-192

[6] VLSI电路可测性设计技术及其应用综述 [J].

成立 ;

王振宇 ;

高平 ;

祝俊 .

半导体技术, 2004, (05) :20-24+34

[7] ASIC可测性设计中扫描路径的应用与分析 [J].

陈江华 ;

赵辉 ;

卞林溪 .

山东大学学报(工学版), 2003, (05) :538-541

[8]

VLSI设计方法与项目实施[M]. 科学出版社 , 邹雪城等, 2007

[9]

VLSI测试方法学和可测性设计[M]. 电子工业出版社 , 雷绍充,邵志标,梁峰著, 2005

← 1 →