CMOS LOGIC-CIRCUIT OPTIMUM DESIGN FOR RADIATION TOLERANCE

被引：8

作者：

HATANO, H ^{[1
]}

SHIBUYA, M ^{[1
]}

机构：

[1] TOSHIBA CORP,DIV INTEGRATED CIRCUITS,SAIWAI KU,KAWASAKI 210,JAPAN

来源：

关键词：

D O I：

10.1049/el:19830664

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：977 / 979

页数：3

共 5 条

[1] SOS DEVICE RADIATION EFFECTS AND HARDENING [J].

BUCHANAN, BL ;

NEAMEN, DA ;

SHEDD, WM .

[2] RADIATION FAILURE MODES IN CMOS INTEGRATED-CIRCUITS [J].

BURGHARD, RA ;

GWYN, CW .

[3] SIMPLE-MODEL FOR PREDICTING RADIATION EFFECTS IN MOS DEVICES [J].

FREEMAN, R ;

HOLMESSIEDLE, A .

[4]

HATANO H, 1981, FLOATING SUBSTRATE E, P359

TIHANYI, J ;

SCHLOTTERER, H .