SOURCES OF FAILURES AND YIELD IMPROVEMENT FOR VLSI AND RESTRUCTURABLE INTERCONNECTS FOR RVLSI AND WSI .1. SOURCES OF FAILURES AND YIELD IMPROVEMENT FOR VLSI

被引：37

作者：

MANGIR, TE

机构：

来源：

关键词：

D O I：

10.1109/PROC.1984.12917

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：690 / 708

页数：19

共 114 条

[1]

ABRAHAM JA, 1983, MAY P IEEE CICC, P278

[2]

AGRAWAL V, 1980, 17TH P DES AUT C MIN, P1

[3]

AGRAWAL V, 1982, OCT P ICCC82 NEW YOR

ANSLEY, WG .

[5] THE MODELING OF RESISTIVE INTERCONNECTS FOR INTEGRATED-CIRCUITS [J].

ANTINONE, RJ ;

BROWN, GW .

[6] WAFER-SCALE INTEGRATION - FAULT-TOLERANT PROCEDURE [J].

AUBUSSON, RC ;

CATT, I .

AVENIER, JP .

AVIZIENIS, A .

[9]

AVIZIENIS A, 1979, SEP P EURO IFIP 79 L, P701

[10]

BANERJEE P, 1982, OCT IEEE ICCC82 NEW, P564