LATCHUP SUPPRESSION IN FINE-DIMENSION SHALLOW P-WELL CMOS CIRCUITS

被引：23

作者：

LEWIS, AG

机构：

来源：

关键词：

D O I：

10.1109/T-ED.1984.21735

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1472 / 1481

页数：10

共 7 条

[1] AN ANALYSIS OF THE MODES OF OPERATION OF PARASITIC SCRS [J].

DRESSENDORFER, PV ;

OCHOA, A .

[2] SHALLOW PARA-WELLS FOR FINE DIMENSION CMOS CIRCUITS [J].

LEWIS, AG ;

PARTRIDGE, SL .

[3] LATCH-UP CONTROL IN CMOS INTEGRATED-CIRCUITS [J].

OCHOA, A ;

DAWES, W ;

ESTREICH, D .

[4] A RETROGRADE P-WELL FOR HIGHER DENSITY CMOS [J].

RUNG, RD ;

DELLOCA, CJ ;

WALKER, LG .

[5]

SABNIS AG, 1979, DEC IEDM, P18

[6] A TRANSIENT ANALYSIS OF LATCHUP IN BULK CMOS [J].

TROUTMAN, RR ;

ZAPPE, HP .

WIEDER, AW ;

WERNER, C ;

HARTER, J .