YIELD MODEL FOR PRODUCTIVITY OPTIMIZATION OF VLSI MEMORY CHIPS WITH REDUNDANCY AND PARTIALLY GOOD PRODUCT

被引：142

作者：

STAPPER, CH

MCLAREN, AN

DRECKMANN, M

机构：

来源：

IBM JOURNAL OF RESEARCH AND DEVELOPMENT | 1980年 / 24卷 / 03期

关键词：

D O I：

10.1147/rd.243.0398

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

收藏

页码：398 / 409

页数：12

相关论文

共 24 条

[21] COMPOSITE MODEL TO IC YIELD PROBLEM
STAPPER, CH
[J]. IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1975, 10 (06) : 537 - 539
[22] LSI YIELD MODELING AND PROCESS MONITORING
STAPPER, CH
[J]. IBM JOURNAL OF RESEARCH AND DEVELOPMENT, 1976, 20 (03) : 228 - 234
[23] REDUNDANCY FOR LSI YIELD ENHANCEMENT
TAMMARU, E
ANGELL, JB
[J]. IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1967, SC 2 (04) : 172 - &
[24] APPLYING A COMPOSITE MODEL TO IC-YIELD PROBLEM
WARNER, RM
[J]. IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1974, SC 9 (03) : 86 - 95