コンタクトの高さの差が大きいメモリ用途のための非導電性エッチングストップ構造[ja]

被引：0

申请号：

JP20210557115

申请日：

2019-05-09

公开(公告)号：

JP2022533516A

公开(公告)日：

2022-07-25

发明(设计)人：

申请人：

申请人地址：

IPC主分类号：

H10B41/20

IPC分类号：

H01L21/3065 H01L21/336 H01L21/768 H10B41/27 H10B41/50 H10B43/27 H10B43/50

代理机构：

代理人：

法律状态：

国省代码：

引用

下载

共 50 条

[1]

ゲートオールアラウンドトランジスタのための選択的シリコンエッチング[ja] [P].

日本专利 :JP2023533725A ,2023-08-04

[2]

ＥＳＤ保護のための垂直スイッチング構成[ja] [P].

日本专利 :JP2014535157A ,2014-12-25

[3]

量子ビットデバイス、量子ビットデバイスを製造するための方法、及びその方法のためのコンタクト層[ja] [P].

VALENTINA BROSCO ;

VALERII VINOKUR ;

NICOLA POCCIA ;

URI VOOL .

日本专利 :JP2025003319A ,2025-01-09

[4]

局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク[ja] [P].

日本专利 :JP7191930B2 ,2022-12-19

[5]

三次元プリント用途のための水溶性ワックス状支持材料[ja] [P].

日本专利 :JP2023511529A ,2023-03-20

[6]

局所化されたエッチング用途のための半導体材料を保護するための改良されたマスク[ja] [P].

日本专利 :JP2020529728A ,2020-10-08

[7]

電気コネクターのための接触子アッセンブリ[ja] [P].

日本专利 :JP2015507347A ,2015-03-05

[8]

量子情報プロセッサのためのプロセッサ・エレメント[ja] [P].

日本专利 :JP2022533612A ,2022-07-25

[9]

垂直型薄膜トランジスタ、及び、垂直型薄膜トランジスタの、３次元メモリアレイのためのビット線コネクタとしての応用メモリ回路方法[ja] [P].

日本专利 :JP2022519537A ,2022-03-24

[10]

マトリックス中に半導体構造が埋め込まれたコンポジット[ja] [P].

日本专利 :JP2015504459A ,2015-02-12

← 1 2 3 4 5 →