ＮＡＮＤメモリ・アレイ、半導体チャネル材料及び窒素を含むデバイス、並びにＮＡＮＤメモリ・アレイを形成する方法[ja]

被引：0

申请号：

JP20200500593

申请日：

2018-06-21

公开(公告)号：

JP2020526924A

公开(公告)日：

2020-08-31

发明(设计)人：

申请人：

申请人地址：

IPC主分类号：

H01L21/336

IPC分类号：

H01L27/11521 H01L27/11556 H01L27/11568 H01L27/11582 H01L29/788 H01L29/792

代理机构：

代理人：

法律状态：

国省代码：

引用

下载

共 50 条

[1]

半導体チャネル材料及び窒素を含む、デバイス及びメモリ・アレイ[ja] [P].

CHRIS M CARLSON ;

LIU HUNG-WEI ;

LI JIE ;

DIMITRIOS PAVLOPOULOS .

日本专利 :JP2022103430A ,2022-07-07

[2]

メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja] [P].

日本专利 :JP2023500438A ,2023-01-06

[3]

メモリデバイス及びメモリデバイスを形成する方法[ja] [P].

日本专利 :JP2023510877A ,2023-03-15

[4]

メモリセルのストリングを含むメモリアレイ、及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja] [P].

日本专利 :JP2024543564A ,2024-11-21

[5]

メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja] [P].

日本专利 :JP2023527517A ,2023-06-29

[6]

メモリセルのストリングを含むメモリアレイ、及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja] [P].

日本专利 :JP2024531173A ,2024-08-29

[7]

メモリセル及びメモリセルアレイ[ja] [P].

日本专利 :JP2025172973A ,2025-11-26

[8]

メモリアレイおよびメモリアレイの形成において使用される方法[ja] [P].

日本专利 :JP2022507989A ,2022-01-18

[9]

ピラーベース・メモリ・アレイを有する半導体チップ内での接点形成[ja] [P].

日本专利 :JP2024542367A ,2024-11-15

[10]

３Ｄメモリデバイス及び３Ｄメモリデバイスを形成するための方法[ja] [P].

日本专利 :JP2022501828A ,2022-01-06

← 1 2 3 4 5 →