ピラーベース・メモリ・アレイを有する半導体チップ内での接点形成[ja]

被引：0

申请号：

JP20240523430

申请日：

2022-10-21

公开(公告)号：

JP2024542367A

公开(公告)日：

2024-11-15

发明(设计)人：

申请人：

申请人地址：

IPC主分类号：

H10B61/00

IPC分类号：

H01L21/316

代理机构：

代理人：

法律状态：

国省代码：

引用

下载

收藏

法律状态

法律状态公告日

法律状态

法律状态信息

共 50 条

[1]

ＮＡＮＤメモリ・アレイ、半導体チャネル材料及び窒素を含むデバイス、並びにＮＡＮＤメモリ・アレイを形成する方法[ja] [P].

日本专利 :JP2020526924A ,2020-08-31

[2]

オンチップのゲート抵抗を有する半導体デバイス[ja] [P].

日本专利 :JP2025521538A ,2025-07-10

[3]

トレンチベースの金属・絶縁体・金属コンデンサを有するＩＣ[ja] [P].

日本专利 :JP2022547946A ,2022-11-16

[4]

半導体チャネル材料及び窒素を含む、デバイス及びメモリ・アレイ[ja] [P].

CHRIS M CARLSON ;

LIU HUNG-WEI ;

LI JIE ;

DIMITRIOS PAVLOPOULOS .

日本专利 :JP2022103430A ,2022-07-07

[5]

メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法[ja] [P].

日本专利 :JP2023500438A ,2023-01-06

[6]

傾斜ゲート・トレンチを含むパワー半導体デバイス[ja] [P].

KIM WOONGSUN ;

DANIEL J LICHTENWALNER ;

RYU SEI-HYUNG ;

NAEEM ISLAM ;

THOMAS E HARRINGTON III .

日本专利 :JP2025078816A ,2025-05-20

[7]

傾斜ゲート・トレンチを含むパワー半導体デバイス[ja] [P].

日本专利 :JP2023548037A ,2023-11-15

[8]

フッ素化ペリレンベースの半導体材料[ja] [P].

日本专利 :JP2014529593A ,2014-11-13

[9]

半導体デバイスの空隙スペーサを形成する方法および半導体デバイス[ja] [P].

NGUYEN SON VAN ;

YAMASHITA TENKO ;

CHENG KANGGUO ;

THOMAS JASPER HAIGH JR ;

PARK CHANRO ;

ERIC LINIGER ;

LI JUNTAO ;

SANJAY MEHTA .

日本专利 :JP2022140451A ,2022-09-26

[10]

半導体デバイスの空隙スペーサを形成する方法および半導体デバイス[ja] [P].

日本专利 :JP2019527933A ,2019-10-03

← 1 2 3 4 5 →