半導体装置の製造方法および半導体装置[ja]

被引:0
申请号
JP20220162340
申请日
2022-10-07
公开(公告)号
JP2024055418A
公开(公告)日
2024-04-18
发明(设计)人
MINAMI KAZUHIKO HIRANO TOMOYA NAKAKO TAKEO ISHIKAWA MASARU
申请人
RESONAC HOLDINGS CORP
申请人地址
IPC主分类号
H01L23/40
IPC分类号
代理机构
代理人
法律状态
国省代码
引用
下载
收藏
共 50 条
[21]
接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法[ja] [P]. 
ISHIKAWA MASARU ;
KAWANA YUKI ;
SUGAMA CHIE ;
NAKAKO TAKEO ;
EJIRI YOSHINORI ;
KURABUCHI KAZUHIKO .
日本专利 :JP2022130365A ,2022-09-06
[26]
接合体及び半導体装置の製造方法、並びに接合用銅ペースト[ja] [P]. 
KAWANA YUKI ;
NAKAKO TAKEO ;
NEGISHI MOTOHIRO ;
SUGAMA CHIE ;
EJIRI YOSHINORI ;
YANAKA YUICHI .
日本专利 :JP2024010136A ,2024-01-23
[29]
導体層の製造方法及び配線基板[ja] [P]. 
日本专利 :JPWO2016111133A1 ,2017-08-17