一种针对多级串联模拟电路的可测性设计技术

被引：1

作者：

王哲

李晓光

机构：

[1] 北京交通大学电子信息工程学院

来源：

现代电子技术 | 2010年 / 33卷 / 24期

关键词：

可测性设计; 边界扫描; 模拟电路; 测试;

D O I：

10.16652/j.issn.1004-373x.2010.24.020

中图分类号：

TN407 [测试和检验];

学科分类号：

080903 ; 1401 ;

摘要：

随着集成电路的发展,测试难度的增加,可测试性设计也越来越重要。针对串联结构的模拟电路提出一种可测性设计结构,该结构大大提高了电路内系统模块的可测试性,减少了需要额外引出的I/O数,同时不随内部模块数的增加而增加,并且可以与数字电路的边界扫描技术相兼容,通过在Cadence下仿真,证明了该结构简单有效。

引用

页码：12 / 14

页数：3

共 9 条

[1] 基于边界扫描技术的集成电路测试系统设计与实现 [J].