A 25-NS 4-MBIT CMOS SRAM WITH DYNAMIC BIT-LINE LOADS

被引：17

作者：

MIYAJI, F

MATSUYAMA, Y

KANAISHI, Y

SENOH, K

EMORI, T

HAGIWARA, Y

机构：

来源：

IEEE JOURNAL OF SOLID-STATE CIRCUITS | 1989年 / 24卷 / 05期

关键词：

D O I：

10.1109/JSSC.1989.572582

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1213 / 1218

页数：6

共 8 条

[1] A 14-NS 1-MBIT CMOS SRAM WITH VARIABLE BIT ORGANIZATION [J].

KOHNO, Y ;

WADA, T ;

ANAMI, K ;

KAWAI, Y ;

YUZURIHA, K ;

MATSUKAWA, T ;

KAYANO, S .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1988, 23 (05) :1060-1066

[2] A 35-NS 128KX8 CMOS SRAM [J].

KOMATSU, T ;

TANIGUCHI, H ;

OKAZAKI, N ;

NISHIHARA, T ;

KAYAMA, S ;

HOSHI, N ;

AOYAMA, JI ;

SHIMADA, T .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1987, 22 (05) :721-726

[3] A 25-NS 1-MBIT CMOS SRAM WITH LOADING-FREE BIT LINES [J].

MATSUI, M ;

OHTANI, T ;

TSUJIMOTO, JI ;

IWAI, H ;

SUZUKI, A ;

SATO, K ;

ISOBE, M ;

HASHIMOTO, K ;

SAITOH, M ;

SHIBATA, H ;

SASAKI, H ;

MATSUNO, T ;

MATSUNAGA, JI ;

IIZUKA, T .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1987, 22 (05) :733-740

[4]

MINATO O, 1987, FEB ISSCC, P260

[5]

MIYAJI F, 1988, FEB ISSCC, P250

[6]

OKAZAKI N, 1986, FEB ISSCC, P204

[7] A 15-NS 1-MBIT CMOS SRAM [J].

SASAKI, K ;

HANAMURA, S ;

UEDA, K ;

OONO, T ;

MINATO, O ;

SAKAI, Y ;

MEGURO, S ;

TSUNEMATSU, M ;

MASUHARA, T ;

KUBOTERA, M ;

TOYOSHIMA, H .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1988, 23 (05) :1067-1072

[8] A 34-NS 1-MBIT CMOS SRAM USING TRIPLE POLYSILICON [J].

WADA, T ;

HIROSE, T ;

SHINOHARA, H ;

KAWAI, Y ;

YUZURIHA, K ;

KOHNO, Y ;

KAYANO, S .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1987, 22 (05) :727-732

← 1 →