DESIGN FOR TESTABILITY - A SURVEY

被引：129

作者：

WILLIAMS, TW ^{[1
]}

PARKER, KP ^{[1
]}

机构：

[1] HEWLETT PACKARD CO, LOVELAND INSTRUMENT DIV, LOVELAND, CO 80537 USA

来源：

关键词：

D O I：

10.1109/PROC.1983.12531

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：98 / 112

页数：15

共 117 条

[1] AUTOMATIC TEST GENERATION SYSTEM FOR ILIAC IV LOGIC BOARDS [J].

AGRAWAL, VD ;

AGRAWAL, P .

[2]

AKERS SB, 1977, J DES AUTOMAT FAULT, V1

[3]

ANDO H, 1980, IEEE COMP SOC C COMP, P50

[4] DEDUCTIVE METHOD FOR SIMULATING FAULTS IN LOGIC CIRCUITS [J].

ARMSTRONG, DB .

ARMSTRONG, DB .

IEEE TRANSACTIONS ON ELECTRONIC COMPUTERS, 1966, EC15 (01) :66-+

[6]

BATNI RP, 1976, IEEE T COMPUT, V25, P594, DOI 10.1109/TC.1976.1674659

[7] DERIVATION OF MINIMUM TEST SETS FOR UNATE LOGICAL CIRCUITS [J].

BETANCOURT, R .

[8]

Bisset S., 1977, 1977 Semiconductor Test Symposium, P38

BOSSEN, DC ;

HONG, SJ .

[10]

BOTTORFF P, 1977, ELECTRO 77