具有BIT能力的加速度计模拟器设计

本论文设计了一种具有BIT(机内测试)能力的加速度计模拟器,这种模拟器既可以引入闭环测试系统,代替仿真模型中的加速度计模型进行硬件在回路仿真;亦可以在实际应用中作为真实的加速度计使用,进行对目标物体的加速度测量。本文的具体研究工作包括如下四部分内容: 首先,论述基于DSP2812设计具有BIT能力的加速度计模拟器的优点,详细介绍模拟器的硬件设计和程序编写的主要思想,给出了系统硬件和软件的模块化设计方案。 本系统硬件设计采用双电路板的结构方案,主电路板负责系统的上电BIT和启动BIT、硬件在回路仿真应用或实际应用、故障模拟,主板中设计了丰富的通讯接口:4路A/D采样接口、6路开关量I/O接口、1路RS-232串行接口、1路CAN总线接口、1路同步串行口。从电路板作为系统的硬件冗余备份,当主电路板发生故障时,由其接替主电路板工作,两板之间通过同步串行口SPI进行通讯。 在硬件设计的基础上,通过软件编程实现了系统的如下功能:第一个功能:系统既可以在硬件在回路仿真中的应用,亦可以在实际应用中作为测量目标物体加速度的加速度计来使用。第二个功能:系统的上电BIT和启动BIT,并且能通过CAN总线发送测试的结果。第三个功能:故障重构,当检测到数字系统的某个模块出现故障时,能通过故障重构模块进行系统重构,保证正常工作不受影响。第四个功能:模拟加速度计故障信号。 最后进行系统测试,测试结果表明,系统工作良好,能实现上述的功能。